کتاب طراحی دیجیتال (مدارهای منطقی) - با مقدمه ای بر Verilog HDL، VHDL، SystemVerilog

فصل اول : سیستم‌های دیجیتال و اعداد دودویی 1-1. سیستم‌های دیجیتال 1-2. اعداد دودویی 1-3. تبدیل مبنای اعداد 1-4. اعداد مبنای هشت و مبنای شانزده 1-5. متمم‌های اعداد 1-6. اعداد دودویی علامت‌دار 1-7. کدهای دودویی 1-8. ذخیره‌سازی دودویی و ثبات‌ها 1-9. منطق دودویی 1-10. مسائل فصل دوم : جبر بول و گیت‌های منطقی 2-1. مقدمه 2-2. تعاریف اولیه 2-3. تعریف اصول اساسی جبر بول 2-4. قضایای اصلی و خواص جبر بول 2-5. توابع بولی 2-6. فرم‌های متعارف و استاندارد 2-7. دیگر عملگرهای منطقی 2-8. گیت‌های منطقی دیجیتال 2-9. مدارهای مجتمع 2-10. مسائل فصل سوم : حداقل‌سازی در سطح گیت 3-1. مقدمه 3-2. روش نقشه 3-3. نقشه ـ K چهار ـ متغیره 3-4. ساده‌سازی ضرب حاصل‌جمع‌ها 3-5. حالات بی‌اهمیت 3-6. پیاده‌سازی با NAND و NOR 3-7. دیگر پیاده‌سازی‌های دوسطحی 3-8. تابع OR ـ انحصاری 3-9. زبان توصیف سخت‌افزار (HDL) 3-10. جداول درستی در HDLها 3-11. مسائل فصل چهارم : مدارهای منطقی ترکیبی 4-1. مقدمه 4-2. مدارهای ترکیبی 4-3. تحلیل مدارهای ترکیبی 4-4. روش طراحی 4-5. جمع‌کننده ـ تفریق‌گر دودویی 4-6. جمع‌کننده دهدهی 4-7. ضرب‌کننده دهدهی 4-8. مقایسه‌گر مقدار 4-9. دیکدرها 4-10. انکدرها 4-11. مالتی‌پلکسرها 4-12. مدل‌های HDL مدارهای ترکیبی 4-13. مدل‌سازی رفتاری 4-14. نوشتن یک برنامه ساده تست 4-15. شبیه‌سازی منطقی 4-16. مسائل فصل پنجم : مدارهای منطقی ترتیبی 5-1. مقدمه 5-2. مدارهای ترتیبی 5-3. عناصر حافظه : لچ‌ها 5-4. عناصر ذخیره‌ساز : فلیپ فلاپ‌‌ها 5-5. تحلیل مدار ترتیبی ساعت‌دار 5-6. مدل‌های HDL قابل سنتز مدارهای ترتیبی 5-7. کاهش و تخصیص حالت 5-8. روش طراحی 5-9. مسائل فصل ششم : ثبات‌ها و شمارنده‌ها 6-1. ثبات‌ها 6-2. شیفت رجیستر‌ها 6-3. شمارنده‌های موج‌گونه 6-4. شمارنده‌های همزمان 6-5. دیگر شمارنده‌ها 6-6. مدل‌های HDL ثبات‌ها و شمارنده‌ها 6-7. مسائل فصل هفتم : حافظه و منطق برنامه‌پذیر 7-1. مقدمه 7-2. حافظه با دستیابی ـ تصادفی (RAM) 7-3. دیکد کردن حافظه 7-4. تشخیص و اطلاح خطا 7-5. حافظه فقط خواندنی 7-6. آرایه منطقی برنامه‌پذیر 7-7. منطق آرایه‌ای برنامه‌پذیر ـ PAL 7-8. وسایل برنامه‌پذیر ترتیبی 7-9. مسائل فصل هشتم : طراحی در انتقال سطح ثباتی 8-1. مقدمه 8-2. نشانه انتقال سطح ثباتی (RTL) 8-3. توصیف‌های انتقال سطح ثباتی (RTL) 8-4. ماشین‌های حالت الگوریتمی (ASM) 8-5. مثال طراحی (چارت ASMD) 8-6. توصیف HDL از مثال طراحی 8-7. ضرب کننده دودویی ترتیبی 8-8. منطق کنترل 8-9. توصیف HDL از ضرب‌کننده 8-10. طراحی با مالتی‌پلکسر 8-11. طراحی بدون رقابت (شرایط رقابت نرم‌افزاری) 8-12. طراحی بدون لچ (چرا در سطح سیلیکان اصراف کنیم؟) 8-13. SystemVerilog ـ مقدمه 8-14. مسائل فصل نهم : تمرینات آزمایشگاهی با آی‌سی‌های استاندارد و FPGA ها 9-1. مقدمه‌ای بر آزمایش‌ها 9-2. آزمایش‌1 : اعداد دودویی و دهدهی 9-3. آزمایش‌2 : گیت‌های منطقی 9-4. آزمایش‌3 : ساده‌سازی توابع بولی 9-5. آزمایش‌4 : مدارهای ترکیبی 9-6. آزمایش‌5 : مبدل‌های کد 9-7. آزمایش‌6 : طراحی با مالتی‌پلکسر 9-8. آزمایش‌7 : جمع و تفریق‌گر 9-9. آزمایش‌8 : فلیپ‌فلاپ‌ها 9-10. آزمایش‌9 : مدار ترتیبی 9-11. آزمایش‌10 : شمارنده‌ها 9-12. آزمایش‌11 : شیفت رجیستر 9-13. آزمایش‌12 : جمع سریال 9-14. آزمایش‌13 : واحد حافظه 9-15. آزمایش‌14 : هندبال لامپی 9-16. آزمایش‌15 : مولد پالس ساعت 9-17. آزمایش‌16 : جمع‌کننده موازی و انباره 9-18. آزمایش‌17 : ضرب‌کننده دودویی 9-19. آزمایش‌های شبیه‌سازی HDL و نمونه‌سازی سریع FPGA فصل دهم : نمادهای گرافیکی استاندارد 10-1. نمادهای مستطیلی شکل 10-2. نمادهای مصوب 10-3. نشانه وابستگی 10-4. نمادهای عناصر ترکیبی 10-5. نمادهای فلیپ فلاپ‌ها 10-6. نمادهای ثبات‌ها 10-7. نمادهای شمارنده‌ها 10-8. نماد برای RAM 10-9. مسائل واژه‌نامه انگلیسی به فارسی